各式各样的新型存储器技术有生有灭，但是偶尔会有一种新存储器技术走出实验室，应用于你下一个产品设计中。所有这些待选的新存储器技术，都渴望成为半导体领域中的下一个成功者。到底哪一种新技术会美梦成真呢？

作者：Brian Dipert，EDN技术编辑

    我们对于近期的预测通常过分乐观，而对于远期的预测则又往往过于悲观。在高科技领域，这样的例子俯拾皆是。例如，先进的数字式蜂窝电话标准的出台时间推后了，而且比几年前大多数权威人士推测的要晚许多。然而，与此相反，请注意，同样是这些权威人士在数十年前预测的我们在世纪之交使用的蜂窝电话是何等的少呀。
    Intel公司及其合作伙伴和竞争对手，对于PC软件供应商开发需要千兆赫CPU的应用软件的速度，以及这些软件供应商说服我们运行这些应用软件的成功率的估计过高了。然而，现在我们中的大多数人也都听说过IBM公司总裁Thomas Watson在1943年说过的一句话：“全世界市场对于计算机的需求可能也就是5台。”对于电视产业的预测也同样是近期过于乐观，远期过分悲观。现在看数字电视的有几个人呢？然而，我们祖父母一辈有几个人能想到在新世纪几乎每一个家庭都拥有一台或几台电视机呢？
    那么，对于存储器产业的近期与远期预测同样很糟糕，也就不足为奇了。从90年代中期开始，DRAM制造商和存储器标准制订机构一直在谈论DDR（双数据速率）SDRAM；但只是在最近，制造商才开始批量提供这样的芯片，而且随后仅用于图形卡，并没有用作PC主存储器（参考文献1）。同样，大多数追求高技术的人士都熟悉直接RDRAM（Rambus-动态随机存取存储器）所经历的挫折。当前，市面上所销售的大多数DRAM，仍然是10多年前制造商就已确定的单数据速率SDRAM，许多比它更老式的异步DRAM，仍在服务器、工作站以及一些非PC的产品中使用。
    有些开始时十分叫好的存储器技术最终没有成气候：还记得SLDRAM（SyncLink动态随机存取存储器），突发式EDO（扩展数据输出）DRAM和磁泡存储器吗？有些存储器终于与其他存储器共存下来，并在自己的应用范围内发展。DRAM与SRAM之间的这种关系就是一个合适的例子（参考文献2）。但是，每隔十年左右，总有一个新兴的存储器脱颖而出，最终会取代它的上一代产品。例如，80年代中期出现的闪速存储器取代EPROM，DRAM在70年代取代在当时居统治地位的磁芯存储器。新型存储器的制造商全都想再度取得这样的成就。您在做出设计上的决定时，将最终决定新存储器技术的成败。

非易失性存储器家族中的新成员
    DDR SDRAM和直接RDRAM分别反映了增加存储器带宽的演进性方法和革命性方法。同样，有些新存储器技术是在已有的技术基础上进行改进，而有些则是在披荆斩棘开辟崭新的理想道路。东芝公司开发的3-晶体管NAND闪速存储器，预计将在2002年中推出，肯定属于演进性存储器。与以NOR为基础的闪速存储器和EEPROM为基础的闪速存储器相比，NAND闪速存储器具有种种优点，其中之一始终是：在阵列密度和光刻技术指定的情况下，芯片比较小（参考文献3和4）。使NAND闪速存储器芯片面积小和成本低的主要原因是：它采用了多位晶体管链路结构和可复用的地址总线，以及所采用的读出放大器与相应的数据I/O缓冲器少。此外，NAND闪速存储器在许多数据和文件储存设备中，工作得非常好。然而，正是这些优点，使得NAND闪速存储器不适合应用于快速随机存取和同时读写等应用场合，如直接代码执行。
    东芝公司既供应NOR闪存，又供应NAND闪存；为创造一种单体式器件，该公司本可以将这两种闪存制作在同一块芯片上。但是NOR与NAND制造工艺上的差异，会使这样的芯片复杂化，并增加额外的成本。东芝公司计划采用一种单芯片双NAND阵列分隔方案，单晶体管单元用来存储数据，3晶体管单元用来存储代码。这种技术，只有当需要快速随机存取的代码与数据在整个存储的信息量中占有很小百分比时才比较经济实惠。例如，你想到诸如先进的蜂窝电话机之类的应用设备，它将数字音乐、静止的图像或者视频剪切片段存入其常驻存储器，而不存入单独的可拆卸的存储器模块中。东芝公司还可以使一块单独的SRAM芯片或者低功耗DRAM芯片包含在一个多芯片封装内，以便完满地解决存储器使用中所遇到的难题，如果用户要求这样做的话（参考文献5）。
    令人费解的是，早期的NOR闪速存储器是当时刚刚问世的闪速存储器的改进性产品，（它对多年的EPROM研究与开发工作产生了影响），而NAND则是实现非易失性、低成本以及在系统内实现可重写功能的更具革命性的方法。Intel公司的StrataFlash存储器，目前能在每个阵列晶体管中储存2位数据，因而与每个单元存储1位的NOR闪速存储器相比又前进了一步。（该公司希望在本年代的中期，能够实现每个单元存储4位数据。）Saifun半导体公司与其合作伙伴Macronix公司、M-System公司和Tower半导体公司一起，正在另辟蹊径，用NROM（氮化物只读存储器）来实现每个单元储存2位数据。
    NROM存储晶体管，在其他方面与普通的n-沟道MOS场效应晶体管相同，只是用ONO（氧化物-氮化物-氧化物）俘获材料代替常规的栅极介质（图1）。在共用的字线上加9V电压，可实现编程；在字线上加3V电压可完成读操作。当在位线2上加4.5V电压，并且使位线1接地时，可在氮化物区域内存储电子，相当于第一位；当在位线1上加上1.5V电压，并且使位线2接地时，则可以回读第一位的数值。变换位线与电压的对应关系，则可以使存储器进行编程，并读出第2位。它的电荷俘获区的宽度大约为100-?，这就意味着第1位和第2位不会互相影响；对每一位俘获区进行读出也是可能的。
    为了防止在写入时发生可能损坏氧化层的直接电子隧道效应，二氧化硅层的厚度要超过50Å；在NROM编程期间，转移的电子仅仅几百个，而浮栅NOR闪速存储器则为好几千个。在对NROM进行擦除时，将发生通过底部氧化层注入由能带间隧道效应产生的空穴。在标准的CMOS逻辑线路工艺流程中，增加制造NROM的工序，就是在电场隔离工序之后和栅极氧化工序以前涂覆ONO层。虚拟接地NROM阵列，只需要增加两道掩蔽工序和两道制作高压读写晶体管的工序。
    谈到演进的非易失性可改写存储器时，FRAM（铁电随机存取存储器）的近况如何？（参考文献6）。在过去几年里，FPAM没有发生很大的变化。尽管主要的供应厂商Ramtron公司所提供的产品，有串行接口的和并行接口的，有工作电压为5V的和3V的；但它们的存储密度仍然停留在256k位或更低的水平。然而，提倡FRAM的人士继续声称，FRAM即将从小批量的新品过渡到大批量的成熟产品，实现各公司目标的关键是多年来梦想实现的从2T2C（双晶体管双电容器）单元改变为更为经济实惠的1T1C（单晶体管单电容器）单元。
    FRAM将DRAM电容器的介质材料，改换为铁电材料。所用的铁电材料，或者是钙钛矿晶体，如PZT（钛锆酸铅），或者是分层的钙钛矿晶体，如SBT(钛酸锶钡)。Ramtron公司喜欢用PZT，因为PZT是现在正在以最大产量生产的材料。Ramtron公司的主要竞争对手Symetrix公司则偏爱SBT。SBT的主要优点在于没有迁移率很高的对于半导体加工不利的铅离子。外加的电场可将铁电材料晶格中可迁移的原子安置在两个位置之一（参看图2a）。“铁电”这一术语取名不当：FRAM既不包含铁材料，也不依赖磁现象。与铁磁存储器如磁带机、硬盘以及MRAM（磁阻RAM）一样，FRAM仅仅呈现出迟滯特性（参看图2b）。
    FRAM的数据读出，与DRAM时的数据读出一样，对所储存的数据有破坏作用。因此，在读出存储单元内容以后，FRAM会自动地将存储单元内容重新写入，这类似于DRAM读出后的预充电延迟。但是，与DRAM不相同，FRAM不能无限制地进行写入循环，而是与EEPROM和闪速存储器一样，会呈现写入操作很多次写入以后所需持续时间会延长的“疲劳”的现象。最终导致不能读写有效的数据（参考文献7）。EEPROM与闪存的重写循环计数高达数百万次，而FRAM技术规范所规定的重写循环次数达到数十亿次，甚至数万亿次的水平，而且还可能更高；收集到所有循环次数的数据要花很长的时间。请记住，因为读出操作具有破坏性，FRAM的循环次数必须包括所有的存读，而不只是‘擦除和重写’这个循环。从优点方面考虑，FRAM（与闪存不同）支持1位的0-到-1交变的功能和纳秒级重写时间（而EEPROM与闪存的重写的时间，只能达到微秒或毫秒级）。与电池作电源的SRAM不同，FRAM是天生的非易失性存储器。
    为了扩大FRAM在重写循环次数增加以后和在很大的工作温度范围和电压范围内的工作裕量，目前的FRAM均采用了一种备份的2T2C位单元。但是在今年2月举行的国际固体电路会议（ISSCC）上，Ramtron公司与富士通公司共同宣布他们开发了一种具有生产价值的1兆位FRAM。这种存储器由于采用了存储块级备份，因此可以采用1T1C位单元。富士通公司对FRAM感兴趣，主要是为了将它作为ASIC的嵌入式存储阵列；富士通公司（以及Rohm公司）还作为Ramtron公司的主要分立芯片制造厂。Infineon公司（持有Ramtron公司的特许证）和东芝公司也联合起来从事FRAM的开发。此外，三星公司以及其它的公司也都正在研究这项技术。三星公司还在今年的ISSCC上宣读了一篇论文，介绍了一种采用0.6mm工艺制作的4兆位芯片。
    除了铅离子迁移问题以外，使一种FRAM增强的CMOS工艺能用于大批量生产的其他困难有：铁电材料对一般氢气很敏感；铁电材料不能耐受很高的晶片加工温度。但是，由于DRAM制造商都在探索继续缩小电容器结构，使其线宽达到100纳米以下的方法，铁电材料的高介质常数就越来越引起人们的注意。Dataquest公司预测，到1999年年初，FRAM产业花在研究和开发上的费用不到5亿美元，而开发1吉位DRAM的费用可能高达100亿美元（参考文献8）。如果FRAM能从甚至一小部分DRAM研究工作中受益，则FRAM的进步将会大大加快。

铁电材料的前途展望
    铁电材料以及其它材料也呈现磁铁的双极特性（附文“光学分支"）。但是，为什麽要为代用品操心呢？为什么不在磁性材料基础上创造各种储存结构呢？选择这条道路的公司不多，但在不断增加。其中有些公司接受美国政府的DARPA财政资助，因为磁储存器是抗辐射的。现在的MRAM大多数采用内含一片或多片矩形磁质材料薄片。通过应用电磁物理的一项最基本的定律，检测或改变磁性材料的极性，就要应用电磁物理学的最基本定律之一，即流过一根导线的电流会在该导线的周围产生磁场，反之亦然。
    早期的MRAM，和它的上一代产品磁芯存储器一样，都是利用载流导线直接控制存储元素（图3a）。所选的行线与列线，各有使1位的磁极性改变所必需的电流的一半流过，行线电流和列线电流合在一起，就足以改变1位的磁极性。已存的读出数据，也是利用感应耦合作用。一个由电流产生的磁场询问存储元素，检测电路中感应的电压的极性反映了存储元素存储的是“1”，还是“0”。你可以认为，此现象好比是所储存的数据对所施加的电压或电流的阻抗增大或减小。
    在把单个存储单元结果应用于大量生产的数千位或数兆位的存储阵列时，MRAM制造商必须克服许许多多的障碍。在整个阵列中，一个单元的磁阻与另一个单元的磁阻不可相差很大。但是，在相同磁极性与相反磁极性之间的磁阻差必须很大，以减少检测延迟，提供快速读出性能；而且，这一磁阻差应在较大的工作温度范围与电压范围内保持稳定。（早期方法的相同磁极性与相反磁极性之间的磁阻差还不到1%。）
    由于不用早期的各向异性技术而改用GMR（巨磁致电阻）技术（GMR技术类似于今天硬盘驱动器所用的技术），许多厂商，如Honeywell公司、IBM公司（发明GMR的公司）、Micromem Technologies公司、Motorola公司、Nonvolatile Electronics公司以及Union Semiconductor公司，都已将磁极性确定的信号差从大约0.5%提高到50%。作为这种性能改进的一部分，这些制造商还都改用更为复杂的存储单元结构。伪自旋阀包括两个磁层，其中的一层比另一层更薄或更“软”。为了设定位的数值，芯片对存储单元施加足够的电流，以便必要时，使较厚的或较“硬”的磁层的磁矩翻转。
    读出伪自旋阀单元中数据的过程有好几个步骤。首先，存储器要通过一个不会干扰较厚磁层极性状态的较小电流，将较薄的磁层设定在一种极性状态，并检测存储单元的磁阻。第二步，将较薄层的磁矩翻转，并检测该单元的磁阻。对两个已测出的磁阻进行比较，就可以判断出较厚磁层的极性。在自旋阀单元中，两个磁层中有一层，是永远固定在一种已知极性上。这样既可以免去临时的写操作，又可以免去两次读操作中的一次。不论是在自旋阀单元中，还是在伪自旋阀单元中，两个磁层之间的中间层，可以是一层非磁性材料的良导电体，例如铜，也可以是导电率很小的介质，它依赖磁隧道效应，对硬层进行写入操作。磁阻的测量既可以沿着GMR栈的高度方向，也可以沿着它的宽度方向进行。
    在今年2月份的ISSCC上，Motorola公司宣布采用0.6-微米的5层金属2层多晶工艺制成一种整个阵列具有高度一致的磁阻的256Kb MRAN。前年，Motorola公司曾经公布了有关512-位MRAM的研究成果。今年的芯片，工作电压为2.7到3.3V，读出速度为35-ns，写入周期为35-ns。Motorola的MRAN采用每个单元设置一个隔离晶体管的方法来提高信号强度和读出性能，从而产生了一个7.1平方微米的存储单元（参看图3b）。Motorola公司希望到2004年能用0.18-微米工艺生产32-兆位以上的MRAM。IBM公司及其合作伙伴Infineon公司也有类似的雄心壮志。Infineon公司正在研究可以替代DRAM与NOR闪存的具有晶体管的单元和无晶体管的交叉点单元。这种交叉点单元读出速度慢，但却能像NAND闪存那样串行链接，使高速度存储设备成本最低。与其它的技术相比，MRAM的优点为：读写速度快；具有非易失性；具有接近无限次的重写循环；可以全位改写；单元结构简单。
    然而，MRAM的开发者要想取得成果，还必须克服另外一些障碍。MRAM写入电流大，高达10mA，如果不能降低，将会限制阵列的密度。（Motorola公司目前采用的方法是每一次对几位进行编码以减少写入电流。）外部施加的磁场所造成的非故意的数据改变并不是人们主要关心的事情。但是，当采用线宽很小的光刻工艺时，就有可能因为在线性磁化的矩形元件被极化的两端有杂散磁场，而使单元与单元之间发生磁耦合，并由此而造成数据破坏。作为一种临时解决办法，有些厂商打算使磁性元件两端逐渐变细，以分散或减弱磁极的磁场。另一种解决方法是改用具有顺时针磁矩和逆时针磁矩的圆形磁性元件（参看图3c）.。MRAM的制造工序是否能与标准的CMOS工艺兼容，仍存在争论。如同FRAM那样，不确定性主要在于如何喷涂磁性材料和磁性材料能否耐受很高的加工温度。

着眼于降低成本的后起之秀
    FRAM是以铁电材料取代DRAM电容器的介质，单晶体管MRAM是用一种磁致电阻结构取代这一电容器。为什么不干脆取消电容器，转而采用更为简单的类似闪速存储器的单晶体管单元呢？日立公司和英国剑桥大学希望将这种方法用于PLEDM（相位态低电子驱动存储器）。PLEDM是在通常的MOSFET晶体管的栅极上叠加一个小晶体管，垂直方向构成两个晶体管，因此两只晶体管只占用一只晶体管所需的线性硅芯片面积（参看图4）。主多晶硅栅围绕着存储单元；阻挡层在较小晶体管的栅极对其进行调制的情况下阻断电流流过。日立公司声称：将一个晶体管集成在另一个晶体管的栅极上是一个“第一”；以PLEDM为基础的存储器将于本年代中期问世。
    然而，日立公司和剑桥大学并没有满足于取消电容器；他们还想取消整个晶体管。这一目标是实现单电子存储器或少数电子存储器的前提。一旦一个电子进入栅极和储存区之间的量子点区域，并且被该区域所俘获，由此产生的库仑力由于比随机力或热力大，就会阻止随后的电子转移（图5a）。1993年日立剑桥实验室和剑桥大学的微电子技术研究中心曾经联合宣布制成了第一个单电子存储器（ SEM ）单元，它在接近绝对零度的温度下运行。
    后来在1994年和在1995年宣布制成的SEM，采用更为普通的SOI (硅-绝缘体 )材料，可在室温下工作。1996年宣布制成的SEM是一个64位存储阵列。在1997年的ISSCC上，日立公司展示了一个用普通0.25微米CMOS工艺制成的可在温度下工作的128-兆位少数电子存储器 。日立公司将10-纳米多晶硅的晶粒边界用作量子点存储陷阱，每一位储存信息大约代表5个俘获电子。虽然是5并不是1，但是，与当前大多数存储器每储存一位信息需要成千上万个电子相比，还是少得多了。日立公司的这一存储器芯片，写入电压为15V，擦除电压为 (10V，读出电压为5V。读出速度为20-微秒。日立公司开发的垂直重叠构造能在每一个存储单元中存储2位信息（图5b）。
    另一种读出速度很慢的存储技术，即3-D ROM，与当前的半导体存储器相比，就更加“倒退”了，但它却具有一个重要的优点：成本极低。这种由Guobiao Zhang发明的存储器在位线和字线之间用一个非晶硅pn结二极管连接起来，就定义为‘1’；如果没有用二极管连接，就变为‘0’（图6a）。专利档案表明，Matrix Semiconductor公司也在研发这种技术。如果在二极管和字线之间加一层抗熔层，3-D-ROM阵列就是可以一次编程的（图6b）。与FRAM的铁电材料和MRAM的磁性材料不同，非晶硅是无毒的，而且，由于平板显示器的缘故，它还是一种人们了解得一清二楚的材料，它可以在较低温度下进行淀积与掺杂，这对下面的IC没有影响。
    3-D ROM用一小电流驱动的薄膜二极管来将位线与字线的电流保持在可以控制的水平，这会增加0.5～5微秒的每位随机读出等待时间。Zhang提出解决这种读出等待问题的方法有两种：一种是利用宽的数据总线在每一个阵列中并行地对大量存储单元进行读操作：另一种是将许多阵列相互在顶部重垒起来，以进一步加宽总线，降低阵列成本（图6c）。Zhang在描述3-DROM在一种将来的多存储系统体系结构处于什么位置时，Zhang指的是当今由快而昂贵的SRAM组成的多分主存储器体系结构，而SRAM则由价格较便宜但速度较慢的DRAM和价格最便宜但速度最慢的硬盘驱动器来支援（参考文献9）。他相信，如果采用0.18 -微米工艺，3-D ROM的价格可以做到接近每兆位5美分。但是，3-D ROM不能改写，这将意味着它的应用范围要比其它更为灵活的海量存储器要小一些。
    Lucent Technologies公司曾经在几年以前开发了以塑料为基础的晶体管技术，并在去年12月IEDM (国际电子器件会议 ) 上宣布了一种经济的类似闪存器的非易失存储器技术，继续进行降低成本的努力。Lucent公司开发的储存晶体管的浮栅不使用常见的多晶硅，而是使用硅烷作原料制成的纳米晶体，这种晶体的直径只有3纳米。这两种存储器具有可比的重写循环次数和储存寿命。但是Lucent公司宣称，纳米晶体能使人们使用更简单、更便宜、以浮质为基础的制造方法。

图片说明
图1，NROM在每个ONO-增强型晶体管中储存2-位信息（Saifun Semiconductor公司提供）。

图2，一个外加的电场能使铁电晶体的中心原子移动到两个二进制位置中的一个位置上；即使没有了电场，该原子仍然保留在这一位置上（a，由Ramtron公司提供）。铁电晶体管的迟滯曲线，使人联想到磁铁的磁滯曲线；因此，这一技术取名不准确（b，由Infineon公司提供）。

图3，MRAM，依靠列解码线与行解码线的组合电流，在必要时使储存元件的磁矩翻转（a，由Nonvolatile Electronics公司提供）。有些MRAM单元使用一个隔离晶体管来提高读出性能（b，由Motorola公司提供）。而圆形磁性元件由于采用先进的光刻工艺制造，可以抑制单元之间的耦合效应（c，由Nonvolatile Electronics公司提供）。

图4，PLEDM单元栅极上的小晶体管，如果没有相应的框图作导引，也许是很难辨认的。a，PLEDM单元；b，PLEDM单元的相应的框图。（a与b均由日立公司提供。）

图5，单电子存储器或少数电子存储器，都是利用量子-空穴陷阱效应，和库仑力的合力作用（a）。日立公司推出的可以在室温条件下工作的129-兆位SEM样品。它的每一个单元结构可以储存2位信息（b，由日立公司提供）。

图6，这些3-D ROM薄膜二极管表示储存的信息是‘1’；否则，则表示存储的是‘0’（a）。如果加上抗熔层，制成的器件就可以进行一次性的编程（b）。耦合有3D堆栈的大量并行存取功能有助于提高器件的随机读出性能，克服读出速度慢的缺点（c，3-D-ROM公司提供）。



封面特写__2001年09月30日